В простоте прибавления к кластеру дополнительных узлов и дисковых массивов без

В простоте прибавления к кластеру дополнительных узлов и дисковых массивов без конфигурации соединений в имеющейся системе проявляется
nbsp;(*ответ*) масштабируемость
В системе памяти с чередованием адресов (interleaved memory) поочередные адреса размещаются в разных банках: ячейка с адресом i находится в банке с номером
nbsp;(*ответ*) i mod n
nbsp;i/n
nbsp;i-n
nbsp;ixn
Векторные регистры для хранения векторов-операндов представляют собой
nbsp;(*ответ*) совокупность скалярных регистров, объединенных в очередь типа FIFO
nbsp;микропроцессор, в котором операндами неких команд могут выступать упорядоченные массивы данных векторы
nbsp;одномерный массив однотипных данных (обычно в форме с плавающей запятой), регулярным образом размещенных в памяти ВС
nbsp;блок, состоящий из процессоров, модулей памяти и сети соединений
Все узлы кластера имеют доступ ко всем дисковым массивам в
nbsp;(*ответ*) топологии N x N
nbsp;топологии с вполне раздельным доступом
nbsp;топологии кластерных пар
nbsp;топологии N+1
Вызов удаленной _ операционная система, укрывающая от юзера передачу и прием известий под видом механизма вызова удаленной процедуры
nbsp;(*ответ*) процедуры
Вычисление _ - ациклический процесс (дерево), который может быть реализован ациклической схемой программы
nbsp;(*ответ*) выражения
Главные особенности, по которым вычислительную систему приравнивают к классу МРР:
nbsp;(*ответ*) стандартные процессоры
nbsp;(*ответ*) на физическом уровне распределенная память
nbsp;(*ответ*) сеть соединений с высочайшей пропускной способностью и малыми задержками
nbsp;плохая масштабируемость
Динамическая реконфигурация ВС достигается
nbsp;(*ответ*) возможностью образования в системах таких подсистем, структуры и функциональные организации которых адекватны входной мультипрограммной ситуации и структурам решаемых задач
nbsp;выбором для вычислителей числа полюсов для связи c иными вычислителями
nbsp;возможностью построения структур в виде графов, относящихся к разным классам
nbsp;варьированием числа вычислителей, ихструктуры и состава
Для большей масштабируемости мультипроцессоров адаптирована архитектура
nbsp;(*ответ*) NUMA
Для заслуги производительности ВС в спектре 109 1015 оп/с при имеющихся интегральных разработках требуется число вычислителей порядка
nbsp;(*ответ*) 100 106
nbsp;90-96
nbsp;50-54
nbsp;150-184
Для передачи команд, данных и сигналов управления из контроллера массива микропроцессоров в массив процессоров служит
nbsp;(*ответ*) шина широковещательной рассылки
nbsp;шина результата
nbsp;сигнал управления
nbsp;интерфейсная ВМ
Для получения инфы о наборе семафоров, изменения его атрибутов, а также для удаления из системы комплекта семафоров после окончания использовавших этот набор процессов употребляется
nbsp;(*ответ*) системный вызов semctl
nbsp;параметр semflag
nbsp;системный вызов semget
nbsp;системный вызов semop
Для сохранения в течение долгого медли за вычислительной системой способности быть адекватным средством решения сложных задач нужно, чтобы она владела строительным свойством
nbsp;(*ответ*) масштабируемости
nbsp;живучести
nbsp;надежности
nbsp;универсальности
Единичный поток команд, правящий обработкой данных в массиве микропроцессоров, исполняет последовательный программный код генерирует
nbsp;(*ответ*) контроллер массива микропроцессоров
nbsp;шина результата
nbsp;сигналы управления
nbsp;шина широковещательной рассылки
Если память состоит из n банков, то ячейка с адресом i при поблочном разбиении будет находиться в банке с номером
nbsp;(*ответ*) i/n
nbsp;i+n
nbsp;i-n
nbsp;ixn