В параллельном периферийном адаптере порты могут работать
(*ответ*) А -

В параллельном периферийном адаптере порты могут работать
(*ответ*) А - в любом трех режимов, В - в 2-ух, режим порта С зависит от режимов портов А и В
nbsp;А и В - в любом 3-х режимов, режим порта С зависит от режимов портов А и В
nbsp;А - в любом 3-х режимов, В и С - в 2-ух
nbsp;в любом 3-х режимов
В параллельных регистрах каждый из триггеров имеет самостоятельный
(*ответ*) информационный вход и информационный выход
nbsp;информационный выход
nbsp;информационный вход и тактовый вход
nbsp;тактовый вход
В ПЛМ термы подаются дальше на
(*ответ*) входы матрицы Либо
nbsp;дешифратор
nbsp;выходы
nbsp;входы матрицы И
В ПЛМ, реализованной в биполярной технологии, элементами связей служат
(*ответ*) в матрице И - диоды, в матрице ИЛИ - транзисторы
nbsp;диоды в матрицах И и Либо
nbsp;транзисторы в матрицах И и Либо
nbsp;в матрице И - транзисторы, в матрице Либо - диоды
В режиме 0 параллельного периферийного адаптера исполняется
(*ответ*) однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта самостоятельно от иных
nbsp;двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта независимо от других
nbsp;двунаправленная передача через порт А, при этом линии порта С передают правящие сигналы
nbsp;однонаправленный ввод либо вывод с квитированием для каждой из 2-ух 12-разрядных групп
В режиме 1 параллельного периферийного адаптера исполняется
(*ответ*) однонаправленный ввод либо вывод с квитированием для каждой из 2-ух 12-разрядных групп
nbsp;двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта самостоятельно от иных
nbsp;однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта самостоятельно от иных
nbsp;двунаправленная передача через порт А, при этом полосы порта С передают правящие сигналы
В режиме 2 параллельного периферийного адаптера исполняется
(*ответ*) двунаправленная передача через порт А, при этом полосы порта С передают управляющие сигналы
nbsp;двунаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта самостоятельно от других
nbsp;однонаправленный ввод-вывод данных без сигналов их сопровождения для каждого порта самостоятельно от иных
nbsp;однонаправленный ввод либо вывод с квитированием для каждой из 2-ух 12-разрядных групп
В сдвиговых регистрах вход каждого триггера
(*ответ*) соединен с выходом предшествующего триггера
nbsp;соединен с выходом следующего триггера
nbsp;соединен со входами всех других триггеров
nbsp;является независимым
В синхронных счетчиках с асинхронным переносом ИЕ6 и ИЕ7 после параллельной записи инфы в счетчик счет
(*ответ*) начинается от числа, записанного в счетчик
nbsp;останавливается и счетчик перебегает в режим хранения
nbsp;осуществляется с шагом, одинаковым числу, записанному в счетчик
nbsp;длится до числа, записанного в счетчик
В системе прерываний с повторяющимся ценностью после обслуживания источника
(*ответ*) он получает низший приоритет, который повышается по мере обслуживания других источников
nbsp;его ценность убавляется на единицу
nbsp;он получает высший ценность, который понижается по мере обслуживания других источников
nbsp;его ценность не изменяется
В современных микропроцессорных системах кэш второго уровня (наружный) обычно имеет структуру
(*ответ*) с прямым размещением
nbsp;частично ассоциативную
nbsp;полностью ассоциативную
nbsp;наборно-ассоциативную
В современных микропроцессорных системах кэш первого уровня (внутрипроцессорный) обычно имеет структуру
(*ответ*) наборно-ассоциативную
nbsp;частично ассоциативную
nbsp;на сто процентов ассоциативную
nbsp;с прямым размещением