Необыкновенность памяти ВEDO DRAM содержится в том, что
(*ответ*) подборка

Необыкновенность памяти ВEDO DRAM содержится в том, что
(*ответ*) подборка 4 операндов, требуемых для передачи, происходит автоматически
nbsp;она имеет регистры для хранения выходных данных
nbsp;очередной адресок столбца, стробируемый сигналом CAS, генерируется автоматом
nbsp;цикл воззвания к памяти начинается с установлением сигнала RAS
Необыкновенность памяти СDRAM содержится в том, что она имеет
(*ответ*) 16 кбайт кэш-памяти
nbsp;доступ к двум блокам памяти с чередованием адресов
nbsp;8 кбайт кэш-памяти в расчете на 4 Мбит динамической памяти
nbsp;время выборки 10-14 нс
Необыкновенность ПЛИС EPLD состоит в том, что в ПЛИС EPLD
(*ответ*) употребляется ППЗУ с ультрафиолетовым стиранием
nbsp;употребляется ППЗУ с электронным стиранием
nbsp;употребляется статическое ОЗУ
nbsp;содержится логический блок
Необыкновенность ПЛИС FPGA состоит в том, что в ПЛИС FPGA
(*ответ*) употребляется статическое ОЗУ
nbsp;употребляется динамическое ОЗУ
nbsp;используется ППЗУ с ультрафиолетовым стиранием.
nbsp;содержится логический блок
Необыкновенность устройства управления с эластичной логикой - это
(*ответ*) неограниченный набор команд
nbsp;невозможность конфигурации состава команд
nbsp;высочайшее быстродействие
nbsp;ограниченный набор команд
Необыкновенность устройства управления с жесткой логикой - это
(*ответ*) высочайшее быстродействие
nbsp;возможность изменения состава команд
nbsp;невысокое быстродействие
nbsp;безграничный набор команд
Память, использующая для запоминания бита инфы состояния конденсатора заряжен не заряжен, величается _ памятью
(*ответ*) динамической
nbsp;конденсаторной
nbsp;заряженной
nbsp;битовой
1-ый микропроцессор, использующий полный набор 64-битных инструкций (Intel Architecture-64, IA-64), носит заглавие
(*ответ*) Merced
nbsp;микроконтроллер
nbsp;Alpha
nbsp;Pentium
По разрядному признаку делятся микропроцессоры
(*ответ*) секционные
nbsp;микропрограммируемые
nbsp;многокристальные
nbsp;однокристальные
По многофункциональному признаку разделяются микропроцессоры
(*ответ*) многокристальные
nbsp;микропрограммируемые
nbsp;секционные
nbsp;однокристальные
Неувязка организации прытких интерфейсов между микросхемами в многокристальных системах, к примеру, меж микросхемами процессора и памяти, решается методом
(*ответ*) размещения в одном корпусе 2-ух кристаллов: собственно процессора и кэш-памяти второго уровня
nbsp;организации конвейерного режима
nbsp;размещения в одном корпусе 2-ух и более процессоров
nbsp;использования многоуровневой кэш
Программное обеспечение, которое образуют служебные программы, непрерывно хранимые в памяти системы и нужные для разработки прикладных программ, нарекают
(*ответ*) внутренним
nbsp;прикладным
nbsp;внешним
nbsp;наружным